1. DIGITAL.CSIC
English   español  

Navegación por Autor Avedillo, María J.

Ir a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
O introducir las primeras letras:  
Mostrando resultados 21 a 40 de 82 < Anterior   Siguiente >
DerechosPreviewFecha Public.TítuloAutor(es)Tipo
openAccesseffectnetworks.pdf.jpg2023Effect of device mismatches in differential oscillatory neural networksShamsi, Jafar CSIC ORCID; Avedillo, María J. CSIC ORCID; Linares-Barranco, Bernabé CSIC ORCID; Serrano-Gotarredona, Teresa CSIC ORCID artículo
openAccessLogic-Gates.pdf.jpg2009Efficient realisation of MOS-NDR threshold logic gatesNúñez, Juan CSIC ORCID ; Quintana, J. M. CSIC ORCID; Avedillo, María J. CSIC ORCIDartículo
openAccessEfficient realization.pdf.jpg2001Efficient realization of a threshold voter for self-purging redundancyQuintana, J. M. CSIC ORCID; Avedillo, María J. CSIC ORCID; Huertas-Díaz, J. L. CSICartículo
openAccessEfficient Realization.pdf.jpg2011Efficient realization of RTD-CMOS logic gatesNúñez, Juan CSIC ORCID ; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDcomunicación de congreso
openAccessPLA based.pdf.jpg1992Efficient state reduction methods for PLA-based sequential circuitsAvedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCID; Huertas-Díaz, J. L. CSICartículo
openAccessMOBILE-based.pdf.jpg2011Evaluation of MOBILE-based gate-level pipelining augmenting CMOS with RTDsNúñez, Juan CSIC ORCID ; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDcomunicación de congreso
openAccessEvaluation of RTD.pdf.jpg2010Evaluation of RTD-CMOS logic gatesNúñez, Juan CSIC ORCID ; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDcomunicación de congreso
openAccessoscillatornetworks.pdf.jpg4-dic-2023Experimental demonstration of coupled differential oscillator networks for versatile applicationsJiménez Través, Manuel CSIC ORCID ; Núñez, Juan CSIC ORCID ; Shamsi, Jafar CSIC ORCID; Linares-Barranco, Bernabé CSIC ORCID; Avedillo, María J. CSIC ORCIDartículo
openAccessTVLSI_CAMERA.pdf.jpg2014Experimental Validation of a Two-Phase Clock Scheme for Fine-Grained Pipelined Circuits Based on Monostable to Bistable Logic ElementsNúñez, Juan CSIC ORCID ; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDartículo
openAccessISCAS_nunez_avedillo_CAMERA.pdf.jpg2017Exploring logic architectures suitable for TFETs devicesNúñez, Juan CSIC ORCID ; Avedillo, María J. CSIC ORCIDcomunicación de congreso
openAccessFast and Area Efficient.pdf.jpg2009Fast and area efficient multi-input Muller C-element based on MOS-NDRNúñez, Juan CSIC ORCID ; Quintana, J. M. CSIC ORCID; Avedillo, María J. CSIC ORCIDcomunicación de congreso
closedAccessaccesoRestringido.pdf.jpgjul-1994FSMTEST: synthesis for testability and test generation of PLA-based FSMAvedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCID; Huertas-Díaz, J. L. CSICartículo
openAccessholding_dissappearance.pdf.jpg10-ago-2007Holding Dissapearance in RTD-based QuantizersNúñez, Juan CSIC ORCID ; Quintana, J. M. CSIC ORCID; Avedillo, María J. CSIC ORCIDcomunicación de congreso
openAccesshowphasepost.pdf.jpg2022How frequency injection locking can train oscillatory neural networks to compute in phaseTodri-Sanial, Aída; Carapezzi, Stefania; Delacour, Corentin; Abernot, Madeleine; Gil, Thierry; Corti, Elisabetta; Karg, Siegfried; Núñez, Juan CSIC ORCID ; Jiménez Través, Manuel CSIC ORCID ; Avedillo, María J. CSIC ORCID; Linares-Barranco, Bernabé CSIC ORCIDartículo
openAccess09090162.pdf.jpg2020Hybrid-Phase-Transition FET Devices for Logic ComputationJiménez Través, Manuel CSIC ORCID ; Avedillo, María J. CSIC ORCID; Núñez, Juan CSIC ORCID artículo
openAccessPATMOS14_IEEE_camera.pdf.jpg2017Impact of pipeline in the power performance of tunnel transistor circuitsAvedillo, María J. CSIC ORCID; Núñez, Juan CSIC ORCID comunicación de congreso
openAccessIJCTA_avedillo_nunez_review.pdf.jpg5-sep-2017Impact of the RT-level architecture on the power performance of tunnel transistor circuitsAvedillo, María J. CSIC ORCID; Núñez, Juan CSIC ORCID artículo
openAccessImproved Nanopipelined.pdf.jpg2011Improved nanopipelined RTD adder using generalized threshold gatesPettenghi, Héctor CSIC ORCID; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDartículo
closedAccessaccesoRestringido.pdf.jpg2013Improving delay-noise trade-off of dynamic gates for fine-grained pipelined applicationsNúñez, Juan CSIC ORCID ; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCID; Quintero, Héctor CSICcomunicación de congreso
openAccessDCIS_camera.pdf.jpg2016Improving robustness of dynamic logic based pipelinesQuintero, Héctor CSIC; Avedillo, María J. CSIC ORCID; Núñez, Juan CSIC ORCID artículo
Mostrando resultados 21 a 40 de 82 < Anterior   Siguiente >