1. DIGITAL.CSIC
English   español  

Navegación por Autor Pettenghi, Héctor

Ir a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
O introducir las primeras letras:  
Mostrando resultados 3 a 10 de 10 < Anterior 
DerechosPreviewFecha Public.TítuloAutor(es)Tipo
openAccessImproved Nanopipelined.pdf.jpg2011Improved nanopipelined RTD adder using generalized threshold gatesPettenghi, Héctor CSIC ORCID; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDartículo
closedAccessaccesoRestringido.pdf.jpg2006Increased logic functionality of clocked series-connected RTDSAvedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCID; Pettenghi, Héctor CSIC ORCIDartículo
openAccessMOBILE-circuits.pdf.jpg2009Operation limits for RTD-based MOBILE circuitsQuintana, J. M. CSIC ORCID; Avedillo, María J. CSIC ORCID; Núñez, Juan CSIC ORCID ; Pettenghi, Héctor CSIC ORCIDartículo
openAccessRTD based Logic.pdf.jpg2008RTD based logic circuits using generalized threshold gatesPettenghi, Héctor CSIC ORCID; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDcomunicación de congreso
closedAccessaccesoRestringido.pdf.jpg2006Self-latching operation of MOBILE circuits using series-connection of RTDs and transistorsAvedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCID; Pettenghi, Héctor CSIC ORCIDartículo
closedAccessaccesoRestringido.pdf.jpg2006Single phase clock scheme for mobile logic gatesPettenghi, Héctor CSIC ORCID; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDartículo
openAccesspettenghi.pdf.jpg14-ago-2007Using Multi-Threshold Threshold Gates in RTD-based Logic Design. A Case StudyPettenghi, Héctor CSIC ORCID; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDcomunicación de congreso
closedAccessaccesoRestringido.pdf.jpg2008Using multi-threshold threshold gates in RTD-based logic design: A case studyPettenghi, Héctor CSIC ORCID; Avedillo, María J. CSIC ORCID; Quintana, J. M. CSIC ORCIDartículo
Mostrando resultados 3 a 10 de 10 < Anterior