English   español  
Please use this identifier to cite or link to this item: http://hdl.handle.net/10261/84530
Share/Impact:
Statistics
logo share SHARE   Add this article to your Mendeley library MendeleyBASE
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar a otros formatos:

Title

Implementación sobre FPGA de un algoritmo de etiquetado en tiempo real

AuthorsCalvo, Elisa ; Brox, Piedad ; Sánchez-Solano, Santiago
Issue Date2010
CitationXII Jornadas de Computación Reconfigurable y Aplicaciones (JCRA 2012)
AbstractEn esta comunicación se presenta una implementación de un algoritmo de etiquetado de componentes conexos en tiempo real que aprovecha los intervalos de supresión horizontal y vertical en la fuente de la imagen para mejorar la calidad del etiquetado y acelerar la frecuencia de trabajo. El diseño se ha llevado a cabo usando la herramienta System Generator de Xilinx lo que ha permitido reducir los tiempos de implementación y verificación lógica y funcional del modelo.
DescriptionTrabajo presentado al "XII JCRA" celebrado en Elche (Alicante) del 19 al 21 de Septiembre del 2012.
Publisher version (URL)http://jcraconf.org/JCRA2012/index.html
URIhttp://hdl.handle.net/10261/84530
Appears in Collections:(IMSE-CNM) Comunicaciones congresos
Files in This Item:
File Description SizeFormat 
Implementación FPGA.null842,96 kBUnknownView/Open
Show full item record
Review this work
 


WARNING: Items in Digital.CSIC are protected by copyright, with all rights reserved, unless otherwise indicated.