English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/6676
COMPARTIR / IMPACTO:
Estadísticas
logo share SHARE   Add this article to your Mendeley library MendeleyBASE
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar a otros formatos:
Título

Estructura de test para la medida del desalineamiento entre niveles en tecnologías microelectrónicas, basada en transistores MOS con puerta triangular

AutorLozano Fantoba, Manuel; Cané Ballart, Carles; Perelló García, Carles; Lora-Tamayo D’Ocón, Emilio
Fecha de publicación1-abr-1996
CitaciónPublication nr.: ES 2042382 B1
ResumenEstructura de test para la medida del desalineamiento entre niveles en tecnologías microelectrónicas, basada en transistores MOS con puerta triangular (ver figura en archivo de taxto adjunto). La estructura de test para la medida del desalineamiento entre niveles de tecnologías microeléctricas, basada en transistores MOS con puerta triangular, es un dispositivo microelectrónico compuesto de cuatro transistores MOS con la puerta triangular, dispuestos formando 90º entre sí, con los terminales de fuente unidos, sensible al desalineamiento entre los niveles de puerta y áreas activas en tecnologías autoalineadas. El desalineamiento se obtiene a partir de la medida de la corriente de canal en cada uno de los transistores, polarizando los mismos en la zona lineal o en la de saturación.
DescripciónReferencia OEPM: P8900452.-- Fecha de solicitud: 30/10/1991.-- Titular: Consejo Superior de Investigaciones Científicas (CSIC).
URIhttp://hdl.handle.net/10261/6676
Aparece en las colecciones: (IMB-CNM) Patentes
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
2042382_B1.pdf190,52 kBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 


NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.