English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/3768
COMPARTIR / IMPACTO:
Estadísticas
logo share SHARE   Add this article to your Mendeley library MendeleyBASE

Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar a otros formatos:
Título

High-performance ΣΔ ADC for ADSL applications in 0.35μm CMOS digital technology

AutorRío, Rocío del; Rosa, José M. de la ; Medeiro, Fernando ; Pérez-Verdú, Belén ; Rodríguez-Vázquez, Ángel
Palabras claveAnalog-to-digital converters
ADSL application
Fecha de publicaciónsep-2001
EditorInstitute of Electrical and Electronics Engineers
CitaciónThe 8th IEEE International Conference on Electronics, Circuits and Systems 1: 501-504 (2001)
ResumenWe present a ΣΔ modulator designed for ADSL applications in a 0.3Sμm CMOS pure digital technology. It employs a 4th-order 3-stage cascade architecture including both single-bit and multi-bit quantizers with programmable resolution, which allows us to use only 16 oversampling ratio. Especial emphasis is placed on technology issues, namely: poor analog performance and substrate coupling. The measured performances are 13-bit dynamic range operating at 2MS/s and 12-bit dynamic range operating at 4MS/s. The modulator consumes 77mW from a 3.3-V supply and occupies 1.32 mm2.
DescripciónComunicación presentada al "ICECS 2001" celebrado del 2 al 5 de Septiembre del 2001 en Malta.
Versión del editorhttp://dx.doi.org/10.1109/ICECS.2001.957788
URIhttp://hdl.handle.net/10261/3768
DOI10.1109/ICECS.2001.957788
ISBN0-7803-7057-0
Aparece en las colecciones: (IMSE-CNM) Libros y partes de libros
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
ICECS01.pdf443,15 kBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 


NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.