English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/3743
Compartir / Impacto:
Estadísticas
Add this article to your Mendeley library MendeleyBASE
Citado 1 veces en Web of Knowledge®  |  Ver citas en Google académico
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar otros formatos: Exportar EndNote (RIS)Exportar EndNote (RIS)Exportar EndNote (RIS)
Título : Multi-bit cascade ΣΔ modulator for high-speed A/D conversion with reduced sensitivity to DAC errors
Autor : Medeiro, Fernando ; Pérez-Verdú, Belén ; Rosa, José M. de la ; Rodríguez-Vázquez, Ángel
Palabras clave : Multi-bit ΣΔ modulator
High-speed ADC
Fecha de publicación : mar-1998
Editor: Institute of Electrical and Electronics Engineers
Citación : Electronics Letters 34(5): 422-424 (1998)
Resumen: This paper presents a ΣΔ modulator (ΣΔM) which combines single-bit and multi-bit quantization in a cascade architecture to obtain high resolution with low oversampling ratio. It is less sensitive to the non-linearity of the DAC than those previously reported, thus enabling the use of very simple analog circuitry with neither calibration nor trimming required.
Descripción : El pdf del artículo es la versión post-print.
Versión del editor: http://dx.doi.org/10.1049/el:19980270
URI : http://hdl.handle.net/10261/3743
DOI: 10.1049/el:19980270
ISSN: 0013-5194
E-ISSN: 1350-911X
Aparece en las colecciones: (IMS-CNM) Artículos
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
EL98_postprint.pdf1,17 MBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 



NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.