English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/3743
COMPARTIR / IMPACTO:
Estadísticas
logo share SHARE logo core CORE   Add this article to your Mendeley library MendeleyBASE

Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar a otros formatos:
Título

Multi-bit cascade ΣΔ modulator for high-speed A/D conversion with reduced sensitivity to DAC errors

AutorMedeiro, Fernando ; Pérez-Verdú, Belén ; Rosa, José M. de la ; Rodríguez-Vázquez, Ángel
Palabras claveMulti-bit ΣΔ modulator
High-speed ADC
Fecha de publicaciónmar-1998
EditorInstitute of Electrical and Electronics Engineers
CitaciónElectronics Letters 34(5): 422-424 (1998)
ResumenThis paper presents a ΣΔ modulator (ΣΔM) which combines single-bit and multi-bit quantization in a cascade architecture to obtain high resolution with low oversampling ratio. It is less sensitive to the non-linearity of the DAC than those previously reported, thus enabling the use of very simple analog circuitry with neither calibration nor trimming required.
DescripciónEl pdf del artículo es la versión post-print.
Versión del editorhttp://dx.doi.org/10.1049/el:19980270
URIhttp://hdl.handle.net/10261/3743
DOI10.1049/el:19980270
ISSN0013-5194
E-ISSN1350-911X
Aparece en las colecciones: (IMSE-CNM) Artículos
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
EL98_postprint.pdf1,17 MBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 

Artículos relacionados:


NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.