English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/3598
COMPARTIR / IMPACTO:
Estadísticas
logo share SHARE   Add this article to your Mendeley library MendeleyBASE
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar a otros formatos:
Título

High-Order Cascade Multi-bit ΣΔ Modulators for High-Speed A/D Conversion

AutorRío, Rocío del; Medeiro, Fernando ; Pérez-Verdú, Belén ; Rodríguez-Vázquez, Ángel
Palabras claveΣΔ Modulator
A/D Conversion
Communication Frequency Range
Fecha de publicaciónnov-1998
EditorUniversidad Carlos III de Madrid
CitaciónProc. Design of Circuits and Integrated Systems Conf. (DCIS’98), pp. 76-81, Madrid, November 1998.
ResumenThe use of Sigma-Delta (ΣΔ) modulation for analog-to-digital conversion (ADC) in the communication frequency range is evaluated. Two high-order multi-bit architectures are proposed to achieve +12-bit dynamic range at 4Msample/s Nyquist rate using very low oversampling ratio. They show very low sensitivity to the internal D-to-A conversion (DAC) error with no calibration required. Simulations show that such performance can be achieved even in presence of circuit imperfections.
URIhttp://hdl.handle.net/10261/3598
Aparece en las colecciones: (IMSE-CNM) Comunicaciones congresos
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
Higher_order_cascade.pdf115,71 kBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 


NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.