Please use this identifier to cite or link to this item: http://hdl.handle.net/10261/196839
Share/Export:
logo share SHARE BASE
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL | DATACITE
Title

npatetic1

AuthorsGinés, A.J.; Leger, Gildas CSIC ORCID ; Peralías, E. CSIC ORCID ; López-Angulo, Antonio J.; Gutiérrez, Valentín; Rueda, Adoración CSIC ORCID
Issue Date2017
PublisherCSIC - Instituto de Microelectrónica de Sevilla (IMS-CNM)
Citationnpatetic1 [Integrated circuit], 2017
AbstractEste proyecto pretende el desarrollo de soluciones de test de bajo coste, fiables y verificables para circuitos analógicos, de señal mixta y de radio-frecuencia (AMS-RF). Capitalizando el conocimiento del diseñador experto sobre los procesos de diseño de dichos circuitos y sobre las limitaciones de las técnicas de test desarrolladas hasta hoy, pretendemos buscar nuevos paradigmas de test que permitan abandonar con seguridad los métodos de test funcionales completos tradicionales. Pretende así contribuir a la disminución del coste de test que representa hoy en día cerca de la mitad del coste de fabricación de un circuito complejo. Nos centraremos en métodos funcionales alternativos y en métodos de test indirectos. Los primeros medirán parámetros funcionales pero con técnicas menos costosas que las estándares, relajando así los requerimientos de los equipos de test. Los segundos, estarían orientados a la detección de defectos, y parten de la base de considerar que el circuito es correcto por construcción y lo que se busca con el test son indicios de su posible degradación. Este puede ser un cambio paradigmático de consecuencias muy relevantes en los productos electrónicos actuales; si el proyecto da los frutos esperados, esta metodología podría tener un impacto similar en los circuitos AMS-RF al que tuvo la introducción del Boundary-Scan en los circuitos digitales. Dado que es extremadamente complejo validar de manera fiable una técnica de test antes de la fabricación en masa de los circuitos, pretendemos también en este proyecto abordar la problemática de la verificación del test, desarrollando modelos de comportamiento orientados a facilitar dicha verificación de forma rápida y eficiente. En este contexto el proyecto pretende abordar tres objetivos generales: 1. Capitalizar la información del proceso de diseño y verificación de circuitos AMS-RF, generando una documentación y/o modelado al servicio del desarrollo de los nuevos paradigmas de test que representen mejoras significativas al compromiso calidad/test. Se trata de explorar cómo podemos formalizar y sistematizar lo que conocemos del circuito para elaborar test robustos y fiables. 2. Desarrollar soluciones de test fiables y verificables para dichos circuitos. El cambio de un paradigma de test funcional, en el que se miden las prestaciones de los circuitos para compararlas con sus especificaciones mediante procesos estándares, a un paradigma de test indirecto, en el que la decisión de aceptar o rechazar un circuito se toma en base a las desviaciones de algunas firmas, encierra un potencial de reducción de coste considerable. 3. Explorar y desarrollar metodologías sistemáticas para test funcionales de bajo coste no sólo para la validación de productos en la fase post-fabricación, sino también con vista a su aplicación en esquemas BIST para un test on-line. Como vehículos para la prueba de concepto usaremos prioritariamente prototipos CMOS ya realizados por el equipo solicitante, en concreto, convertidores Analógico-Digitales (ADC) de altas prestaciones (> 12bits y hasta 100MS/s) y bloques constitutivos de front-ends RF para transceptores inalámbricos. Algunos de estos diseños tendrán que ser adaptados para la incorporación de circuitería adicional que facilite la accesibilidad a ciertas señales, así como para la implementación de las técnicas DfT o BIST derivadas de los nuevos paradigmas de test desarrollados.
DescriptionImplementation of a Buffer Source Follower for test techniques purposes
Publisher version (URL)http://www.imse-cnm.csic.es/es/catalogo_chips.php
URIhttp://hdl.handle.net/10261/196839
Appears in Collections:(IMSE-CNM) Catálogo de Circuitos Integrados

Files in This Item:
File Description SizeFormat
npatetic1.jpg49,71 kBJPEGThumbnail
View/Open
Show full item record
Review this work

Page view(s)

199
checked on May 22, 2022

Download(s)

10
checked on May 22, 2022

Google ScholarTM

Check


WARNING: Items in Digital.CSIC are protected by copyright, with all rights reserved, unless otherwise indicated.