English   español  

Browsing by Author Núñez, Juan

Jump to: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
or enter first few letters:  
Showing results 1 to 20 of 50  next >
RightsPreviewIssue DateTitleAuthor(s)Type
openAccessC2.pdf.jpg2018All-inversion region gm/ID methodology for RF circuits in FinFET technologiesFiorelli, R. CSIC ORCID; Núñez, Juan CSIC ORCID; Silveira, Fernandocomunicación de congreso
openAccessOperation of RTD.pdf.jpg2010Analytic approach to the operation of RTD ternary inverters based on MMLNúñez, Juan CSIC ORCID; Quintana, J. M.; Avedillo, M. J. CSIC ORCIDcapítulo de libro
openAccessDCIS_CAMERA_2.pdf.jpg2016Assessing application areas for tunnel transistor technologiesAvedillo, M. J. CSIC ORCID; Núñez, Juan CSIC ORCIDcomunicación de congreso
openAccess2012Bifurcation diagrams in MOS-NDR frequency divider circuitsNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCID; Quintana, J. M.comunicación de congreso
openAccessc-element_ndr.jpg.jpg2008c-element ndrAvedillo, M. J. CSIC ORCID; Núñez, Juan CSIC ORCID; Quintana, J. M.circuito integrado
openAccessCompact and Power.pdf.jpg2012Compact and power efficient MOS-NDR muller C-elementsNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCID; Quintana, J. M.comunicación de congreso
openAccess2016Comparative Analysis of Projected Tunnel and CMOS Transistors for Different Logic Application AreasNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCIDartículo
openAccessTNANO_nunez_avedillo_camera.pdf.jpg2017Comparison of TFETs and CMOS using optimal design points for power-speed trade-offsNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCIDartículo
openAccessDCIS_nunez_avedillo.pdf.jpg2017Complementary tunnel gate topology to reduce crosstalk effectsNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCIDcomunicación de congreso
openAccessconexiones_mos_ndr.jpg.jpg2009conexiones mos ndrAvedillo, M. J. CSIC ORCID; Núñez, Juan CSIC ORCID; Quintana, J. M.circuito integrado
openAccessAICSP_nunez_gines_peralias_rueda.pdf.jpg2016Design methodology for low-jitter differential clock recovery circuits in high performance ADCsNúñez, Juan CSIC ORCID; Ginés, A. J.; Peralías, E. CSIC ORCID; Rueda, Adoración CSIC ORCIDartículo
openAccessdesign of RTD.pdf.jpg2008Design of RTD-based NMIN/NMAX gatesNúñez, Juan CSIC ORCID; Quintana, J. M.; Avedillo, M. J. CSIC ORCIDcomunicación de congreso
closedAccessaccesoRestringido.pdf.jpg2011Diseño lógico de circuitos digitales usando dispositivos con característica NDRNúñez, Juan CSIC ORCIDtesis doctoral
openAccessPATMOS14_IEEE_camera.pdf.jpg2014DOE based high-performance gate-level pipelinesNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCID; Quintero, Héctorcomunicación de congreso
openAccessdomino_inspired.pdf.jpg2012Domino inspired MOBILE networksNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCID; Quintana, J. M.artículo
closedAccessaccesoRestringido.pdf.jpg2009Efficient realisation of MOS-NDR threshold logic gatesNúñez, Juan CSIC ORCID; Quintana, J. M.; Avedillo, M. J. CSIC ORCIDartículo
openAccessEfficient Realization.pdf.jpg2011Efficient realization of RTD-CMOS logic gatesNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCID; Quintana, J. M.comunicación de congreso
openAccessesa16badc.jpg.jpg2016esa16badcGinés, A. J.; Mora-Gutiérrez, J. M.; Núñez, Juan CSIC ORCID; Ragel-Morales, A. CSIC ORCID; Sordo-Ibáñez, S.; Carranza-González, S.; Ceballos-Cáceres, J. CSIC ORCID; Peralías, E. CSIC ORCIDcircuito integrado
openAccessMOBILE-based.pdf.jpg2011Evaluation of MOBILE-based gate-level pipelining augmenting CMOS with RTDsNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCID; Quintana, J. M.comunicación de congreso
openAccessEvaluation of RTD.pdf.jpg2010Evaluation of RTD-CMOS logic gatesNúñez, Juan CSIC ORCID; Avedillo, M. J. CSIC ORCID; Quintana, J. M.comunicación de congreso