English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/92651
Compartir / Impacto:
Estadísticas
Add this article to your Mendeley library MendeleyBASE
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Título

Estimación de la actividad de conmutación en circuitos digitales CMOS VLSI

AutorBaena Oliva, Carmen
DirectorValencia Barrero, Manuel; Jiménez Fernández, Carlos Jesús
Fecha de publicaciónmar-2012
EditorUniversidad de Sevilla
ResumenEn esta Tesis se ha investigado sobre la actividad de conmutación en los circuitos digitales CMOS submicrónicos (ams 0.35nm) y nanométricos (st 65nm). Los principales resultados del trabajo realizado se pueden resumir como sigue: 1. Se ha desarrollado un procedimiento eficaz para seleccionar un conjunto de estímulos que es, por una parte, suficientemente representativo de la actividad de conmutación típica de cada circuito y, por otra, suficientemente corto como para hacer factible la simulación eléctrica del circuito. 2. Se han realizado medidas de la actividad de conmutación sobre los benchmarks de ISCAS 85, en diferentes supuestos de simulación. Estas medidas han permitido cuantificar la propoción de actividad no funcional, que es considerable (entre el 20% y el 77%), y demostrar que la simulación lógica con retraso proporciona una excesiva sobreestimación de la medida (alcanzándose valores superiores al doble de la actividad real), lo que infunde serias dudas sobre la fiabilidad de los resultados de la simulación lógica. Esta imprecisión está provocada por los inexactos modelos de retraso utilizados en los simuladores lógicos. En contra de lo que cabría esperar, la sobreestimación de la simulación lógica es mayor en la nueva tecnología st 65nm que en la antigua ams 0.35nm. 3. Se han realizado medidas con un nuevo simulador lógico (Halotis), que incorpora un innovador modelo de retraso (IDDM), observándose una gran aproximación con la realidad. Ambos, Halotis e IDDM han sido desarrollados por este grupo de investigación. 4. Se han rediseñado circuitos localmente, en concreto cambiando el strength de una puerta seleccionada con un procedimiento elaborado en esta Tesis, lográndose una disminución de la sobreestimación en la medida de actividad y, en algunos casos, una disminución en la potencia real consumida por el circuito.
DescripciónTesis presentada en el departamento de Electrónica y Electromagnetismo de la Universidad de Sevilla por Carmen Baena Oliva para optar al grado de Doctora.
URIhttp://hdl.handle.net/10261/92651
Aparece en las colecciones: (IMSE-CNM) Tesis
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
accesoRestringido.pdf15,38 kBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 


NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.