Por favor, use este identificador para citar o enlazar a este item:
http://hdl.handle.net/10261/86782COMPARTIR / EXPORTAR:
 SHARE
BASE
|
|
| Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL | DATACITE | |
| Título: | Design of RTD-based NMIN/NMAX gates |
Autor: | Núñez, Juan CSIC ORCID ; Quintana, J. M. CSIC ORCID; Avedillo, María J. CSIC ORCID | Fecha de publicación: | 2008 | Editor: | Institute of Electrical and Electronics Engineers | Citación: | 8th IEEE Conference on Nanotechnology: 518-521 (2008) | Resumen: | A novel implementation of NMIN/NMAX gates based on RTDs and transistors is presented. In this paper we will derive the relations that circuit representative parameters must verify to obtain a correct behaviour by means of the principles of the Monostable-to-Multistable Logic (MML). HSPICE simulations will be used to check our theoretical results. | Descripción: | Trabajo presentado al 8th NANO celebrado en Arlington (USA) del 18 al 21 de agosto de 2008. | Versión del editor: | http://dx.doi.org/10.1109/NANO.2008.155 | URI: | http://hdl.handle.net/10261/86782 | DOI: | 10.1109/NANO.2008.155 | Identificadores: | doi: 10.1109/NANO.2008.155 isbn: 978-1-4244-2103-9 |
| Aparece en las colecciones: | (IMSE-CNM) Libros y partes de libros |
Ficheros en este ítem:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| design of RTD.pdf | 438,51 kB | Adobe PDF |  Visualizar/Abrir |
CORE Recommender
Page view(s)
308
checked on 15-abr-2024
Download(s)
265
checked on 15-abr-2024
Google ScholarTM
Check
Altmetric
Altmetric
NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.