English   español  
Please use this identifier to cite or link to this item: http://hdl.handle.net/10261/6676
Share/Impact:
Statistics
logo share SHARE   Add this article to your Mendeley library MendeleyBASE
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar a otros formatos:
Title

Estructura de test para la medida del desalineamiento entre niveles en tecnologías microelectrónicas, basada en transistores MOS con puerta triangular

AuthorsLozano Fantoba, Manuel; Cané Ballart, Carles; Perelló García, Carles; Lora-Tamayo D’Ocón, Emilio
Issue Date1-Apr-1996
CitationPublication nr.: ES 2042382 B1
AbstractEstructura de test para la medida del desalineamiento entre niveles en tecnologías microelectrónicas, basada en transistores MOS con puerta triangular (ver figura en archivo de taxto adjunto). La estructura de test para la medida del desalineamiento entre niveles de tecnologías microeléctricas, basada en transistores MOS con puerta triangular, es un dispositivo microelectrónico compuesto de cuatro transistores MOS con la puerta triangular, dispuestos formando 90º entre sí, con los terminales de fuente unidos, sensible al desalineamiento entre los niveles de puerta y áreas activas en tecnologías autoalineadas. El desalineamiento se obtiene a partir de la medida de la corriente de canal en cada uno de los transistores, polarizando los mismos en la zona lineal o en la de saturación.
DescriptionReferencia OEPM: P8900452.-- Fecha de solicitud: 30/10/1991.-- Titular: Consejo Superior de Investigaciones Científicas (CSIC).
URIhttp://hdl.handle.net/10261/6676
Appears in Collections:(IMB-CNM) Patentes
Files in This Item:
File Description SizeFormat 
2042382_B1.pdf190,52 kBAdobe PDFThumbnail
View/Open
Show full item record
Review this work
 


WARNING: Items in Digital.CSIC are protected by copyright, with all rights reserved, unless otherwise indicated.