English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/52639
Compartir / Impacto:
Estadísticas
Add this article to your Mendeley library MendeleyBASE
Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Título

1 V CMOS subthreshold log domain PDM

AutorSerra-Graells, Francesc ; Huertas-Díaz, J. L.
Palabras claveLow voltage
CMOS
Subthreshold
Log
PDM
Fecha de publicaciónmar-2003
EditorSpringer
CitaciónAnalog Integrated Circuits and Signal Processing 34(3): 183-187 (2003)
ResumenA new CMOS circuit strategy for very low-voltage Pulse-Duration Modulators (PDM) is proposed. Optimization of voltage supply scaling below the sum of threshold voltages is based on Instantaneous Log Companding processing through the MOSFET operating in weak inversion. A 1 V VLSI PDM circuit for very low-voltage audio applications such as Hearing Aids is presented, showing good agreement between simulated and experimental data.
Versión del editorhttp://dx.doi.org/10.1023/A:1022545414777
URIhttp://hdl.handle.net/10261/52639
DOI10.1023/A:1022545414777
ISSN0925-1030
E-ISSN1573-1979
Aparece en las colecciones: (IMB-CNM) Artículos
(IMSE-CNM) Artículos
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
alog990-02-postprint.pdf296,43 kBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 


NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.