English   español  
Por favor, use este identificador para citar o enlazar a este item: http://hdl.handle.net/10261/155903
COMPARTIR / IMPACTO:
Estadísticas
logo share SHARE   Add this article to your Mendeley library MendeleyBASE

Visualizar otros formatos: MARC | Dublin Core | RDF | ORE | MODS | METS | DIDL
Exportar a otros formatos:
Título

Complementary tunnel gate topology to reduce crosstalk effects

AutorNúñez, Juan ; Avedillo, M. J.
Palabras claveTunnel transistors
Steep subthreshold slope
Noise coupling
Low power
Fecha de publicación2017
CitaciónDesign of Circuits and Integrated Systems (DCIS), 2016 Conference , 23-25 November 2016
Versión del editorhttps://doi.org/10.1109/DCIS.2016.7845264
URIhttp://hdl.handle.net/10261/155903
DOI10.1109/DCIS.2016.7845264
Aparece en las colecciones: (IMSE-CNM) Comunicaciones congresos
Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
DCIS_nunez_avedillo.pdf110,78 kBAdobe PDFVista previa
Visualizar/Abrir
Mostrar el registro completo
 


NOTA: Los ítems de Digital.CSIC están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.