English   español  

Navegación por Autor Núñez, Juan

Ir a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
O introducir las primeras letras:  
Mostrando resultados 1 a 20 de 43  Siguiente >
DerechosPreviewFecha Public.TítuloAutor(es)Tipo
openAccessOperation of RTD.pdf.jpg2010Analytic approach to the operation of RTD ternary inverters based on MMLNúñez, Juan ; Quintana, J. M. ; Avedillo, M. J. Capítulo de libro
openAccessDCIS_CAMERA_2.pdf.jpg2016Assessing application areas for tunnel transistor technologiesAvedillo, M. J. ; Núñez, Juan Comunicación de congreso
openAccess2012Bifurcation diagrams in MOS-NDR frequency divider circuitsNúñez, Juan ; Avedillo, M. J. ; Quintana, J. M. Comunicación de congreso
openAccessc-element_ndr.jpg.jpg2008c-element ndrAvedillo, M. J. ; Núñez, Juan ; Quintana, J. M. Circuito Integrado
openAccessCompact and Power.pdf.jpg2012Compact and power efficient MOS-NDR muller C-elementsNúñez, Juan ; Avedillo, M. J. ; Quintana, J. M. Comunicación de congreso
openAccess2016Comparative Analysis of Projected Tunnel and CMOS Transistors for Different Logic Application AreasNúñez, Juan ; Avedillo, M- J.Artículo
openAccessTNANO_nunez_avedillo_camera.pdf.jpg2017Comparison of TFETs and CMOS using optimal design points for power-speed trade-offsNúñez, Juan ; Avedillo, M. J. Artículo
openAccessDCIS_nunez_avedillo.pdf.jpg2017Complementary tunnel gate topology to reduce crosstalk effectsNúñez, Juan ; Avedillo, M. J. Comunicación de congreso
openAccessconexiones_mos_ndr.jpg.jpg2009conexiones mos ndrAvedillo, M. J. ; Núñez, Juan ; Quintana, J. M. Circuito Integrado
openAccessAICSP_nunez_gines_peralias_rueda.pdf.jpg2016Design methodology for low-jitter differential clock recovery circuits in high performance ADCsNúñez, Juan ; Ginés, A. J. ; Peralías, E. ; Rueda, Adoración Artículo
openAccessdesign of RTD.pdf.jpg2008Design of RTD-based NMIN/NMAX gatesNúñez, Juan ; Quintana, J. M. ; Avedillo, M. J. Comunicación de congreso
closedAccessaccesoRestringido.pdf.jpg2011Diseño lógico de circuitos digitales usando dispositivos con característica NDRNúñez, Juan Tesis
openAccessPATMOS14_IEEE_camera.pdf.jpg2014DOE based high-performance gate-level pipelinesNúñez, Juan ; Avedillo, M. J. ; Quintero, Héctor J.Comunicación de congreso
openAccessdomino_inspired.pdf.jpg2012Domino inspired MOBILE networksNúñez, Juan ; Avedillo, M. J. ; Quintana, J. M. Artículo
closedAccessaccesoRestringido.pdf.jpg2009Efficient realisation of MOS-NDR threshold logic gatesNúñez, Juan ; Quintana, J. M. ; Avedillo, M. J. Artículo
openAccessEfficient Realization.pdf.jpg2011Efficient realization of RTD-CMOS logic gatesNúñez, Juan ; Avedillo, M. J. ; Quintana, J. M. Comunicación de congreso
openAccessesa16badc.jpg.jpg2016esa16badcGinés, A. J. ; Mora-Gutiérrez, J.M.; Núñez, Juan ; Ragel-Morales, A. ; Sordo-Ibáñez, S.; Carranza-González, S.; Ceballos-Cáceres, J. ; Peralías, E. Circuito Integrado
openAccessMOBILE-based.pdf.jpg2011Evaluation of MOBILE-based gate-level pipelining augmenting CMOS with RTDsNúñez, Juan ; Avedillo, M. J. ; Quintana, J. M. Comunicación de congreso
openAccessEvaluation of RTD.pdf.jpg2010Evaluation of RTD-CMOS logic gatesNúñez, Juan ; Avedillo, M. J. ; Quintana, J. M. Comunicación de congreso
openAccessTVLSI_CAMERA.pdf.jpg2014Experimental Validation of a Two-Phase Clock Scheme for Fine-Grained Pipelined Circuits Based on Monostable to Bistable Logic ElementsNúñez, Juan ; Avedillo, M. J. ; Quintana, Héctor J.Artículo