English   español  

Navegación por Autor Huertas-Díaz, J. L.

Ir a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
O introducir las primeras letras:  
Mostrando resultados 1 a 20 de 63  Siguiente >
DerechosPreviewFecha Public.TítuloAutor(es)Tipo
openAccessalog990-02-postprint.pdf.jpgmar-20031 V CMOS subthreshold log domain PDMSerra-Graells, Francesc ; Huertas-Díaz, J. L. Artículo
openAccessA BIST Solution.pdf.jpg2009A BIST solution for the functional characterization of RF systems based on envelope response analysisBarragán, Manuel J. ; Fiorelli, R. ; Vázquez, Diego ; Rueda, Adoración ; Huertas-Díaz, J. L. Comunicación de congreso
openAccessA CMOS.pdf.jpg1993A CMOS analog adaptive BAM with on-chip learning and weight refreshingLinares-Barranco, Bernabé ; Sanchez-Sinencio, E.; Rodríguez-Vázquez, Ángel ; Huertas-Díaz, J. L. Artículo
closedAccessaccesoRestringido.pdf.jpgsep-1994A hardware implementation of fuzzy controllers using analog-digital VLSI techniquesHuertas-Díaz, J. L. ; Sánchez-Solano, Santiago ; Barriga, Angel ; Baturone, I. Artículo
closedAccessaccesoRestringido.pdf.jpg1998A high-Q bandpass fully differential SC filter with enhanced testabilityVázquez, Diego ; Rueda, Adoración ; Huertas-Díaz, J. L. ; Peralías, E. Artículo
openAccessmodular T mode.pdf.jpg1992A modular T-mode design approach for analog neural network hardware implementationsLinares-Barranco, Bernabé ; Sanchez-Sinencio, E.; Rodríguez-Vázquez, Ángel ; Huertas-Díaz, J. L. Artículo
closedAccessaccesoRestringido.pdf.jpg2002A simple and secure start-up circuitry for oscillation-based-test applicationVázquez, Diego ; Huertas, Gloria ; Rueda, Adoración ; Huertas-Díaz, J. L. Artículo
closedAccessaccesoRestringido.pdf.jpg26-jul-2004A true-1-V 300-μW CMOS-subthreshold log-domain hearing-aid-on-chipSerra-Graells, Francesc ; Gomez, L.; Huertas-Díaz, J. L. Artículo
openAccessTest of LNAs.pdf.jpg6-ene-2011Alternate test of LNAs through ensemble learning of on-chip digital envelope signaturesBarragán, Manuel J. ; Fiorelli, R. ; Léger, G. ; Rueda, Adoración ; Huertas-Díaz, J. L. Artículo
closedAccessaccesoRestringido.pdf.jpg1997Analysis of metastable operation in a CMOS dynamic D-latchJuan-Chico, J. ; Bellido, M. J.; Acosta, Antonio José ; Valencia-Barrero, M. ; Huertas-Díaz, J. L. Artículo
openAccessbuilding_blocks.pdf.jpgjul-1993Building blocks for current-mode implementation of VLSI fuzzy microcontrollersHuertas-Díaz, J. L. ; Sánchez-Solano, Santiago ; Barriga, Angel ; Baturone, I. Comunicación de congreso
openAccessCell-Culture-Real-Time-Monitor-System-University-of-Seville-Spain.pdf.jpg2013Cell-culture Real-Time Monitoring: an Oscillation-based ApproachHuertas, Gloria ; Maldonado, Andrés; Yúfera, A. ; Rueda, Adoración ; Huertas-Díaz, J. L. Comunicación de congreso
openAccessPaper ICECS 2011 WASET Bali.pdf.jpg2012Characterization and modeling of piezoelectric integrated micro speakers for audio acoustic actuationMendoza-López, J. ; Sánchez-Solano, Santiago ; Huertas-Díaz, J. L. Artículo
openAccessWO02089330A1.pdf.jpg7-nov-2002Circuity for intrucing initial conditions into systems based on operational amplifiersVázquez, Diego ; Huertas, Gloria ; Huertas-Díaz, J. L. Patente
openAccessCMOS_Design.pdf.jpgjun-2000CMOS design of a current-mode multiplier/divider circuit with applications to fuzzy controllersBaturone, I. ; Sánchez-Solano, Santiago ; Huertas-Díaz, J. L. Artículo
openAccessCMOS fuzzy.pdf.jpg1996CMOS fuzzy controllers implemented as mixed-signal ICsBaturone, I. ; Sánchez-Solano, Santiago ; Barriga, Angel ; Huertas-Díaz, J. L. Comunicación de congreso
closedAccessaccesoRestringido.pdf.jpgfeb-1995Constrained state assignment of easily testable FSMsAvedillo, M. J. ; Quintana, J. M. ; Huertas-Díaz, J. L. Artículo
openAccessCOPAS.pdf.jpg2002COPAS: A new algorithm for the partial input encoding problemMartínez, Manuel; Avedillo, M. J. ; Quintana, J. M. ; Huertas-Díaz, J. L. Artículo
openAccessbaturone.pdf.jpgago-1994Current-mode singleton fuzzy controllerBaturone, I. ; Sánchez-Solano, Santiago ; Huertas-Díaz, J. L. Comunicación de congreso
closedAccessaccesoRestringido.pdf.jpg1998Design and characterisation of a CMOS VLSI self-timed multiplier architecture based on a bit-level pipelined-array structureAcosta, Antonio José ; Barriga, Angel ; Bellido, M. J.; Valencia-Barrero, M. ; Huertas-Díaz, J. L. Artículo